(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



. 1848. DUGUN A 1869. TULI BUN 1864. 1864. 1864. TULI BUN 1864. TULI BUN 1864. TULI BUN 1864. TULI BUN 1864. B

(43) 国際公開日 2004年9月16日(16.09.2004)

PCT

(10) 国際公開番号 WO 2004/079902 A1

(51) 国際特許分類7:

H03H 7/09

(71) 出願人 (米国についてのみ): 和崎 ひとみ (WASAKI,

(21) 国際出願番号:

PCT/JP2004/002545

Hitomi) (発明者(死亡)の相続人) [JP/JP]; 〒2900255 千 葉県市原市光風台4-332 Chiba (JP).

(22) 国際出願日:

2004年3月2日(02.03.2004)

(72) 発明者: 和崎賢(死亡).

(25) 国際出願の言語:

日本語

(26) 国際公開の言語: (30) 優先権データ:

特願2003-058879

2003年3月5日 (05.03.2003)

日本語

(71) 出願人 (米国を除く全ての指定国について): TDK 株式会社 (TDK CORPORATION) [JP/JP]; 〒1038272 東京都中央区日本橋一丁目13番1号 Tokyo (JP).

(72) 発明者; および


(75) 発明者/出願人 (米国についてのみ): 斎藤 義広 (SAITOH, Yoshihiro) [JP/JP]; 〒1038272 東京都中央 区日本橋一丁目13番1号TDK株式会社内Tokyo (JP).

(74) 代理人: 星宮 勝美 (HOSHIMIYA, Katsumi); 〒 1600022 東京都新宿区新宿5丁目15番7号 東晃ビ ル10階 Tokyo (JP).

/続葉有/

(54) Title: NOISE SUPPRESSION CIRCUIT

(54) 発明の名称: ノイズ抑制回路



(57) Abstract: A noise suppression circuit comprising windings (W11, W12) inserted into conductors (3, 4) in respective positions (P11a, P11b) and coupled together via a magnetic core (11), a winding (W13) coupled with windings (W11, W12) via the magnetic core (11), capacitors (12, 13) connected at each one end to the conductors (3, 4) in positions (P12a, P12b) and at each the other end to one end of the winding (W13), and windings (W14, W15) inserted into the conductors (3, 4) respectively in positions (P13a, P13b) and coupled together via a magnetic core (14). These reduce common-mode noises. Capacitors (16, 17) reduce normal-mode noises in collaboration with leakage inductance generated by the windings (W14, W15).

(57) 要約: ノイズ抑制回路は、それぞれ位置(P11a, P11b)において導電線(3, 4)に挿入され、磁 芯 (11) を介して結合された巻線 (W11, W12) と、磁芯 (11) を介して巻線 (W11, W12) に結合 された巻線(W13)と、それぞれ一端が位置(P12a, P12b)において導電線(3, 4)に接続され、他 端が巻線(W13)の一端に接続されたキャパシタ(12,13)と、それぞれ位置(P13a,P13b)にお いて導電線 (3, 4) に挿入され、磁芯 (14) を介して結合された巻線 (W



- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が 可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL,

SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), \exists ーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。 WO 2004/079902 PCT/JP2004/002545

1

明細書

ノイズ抑制回路

5 技術分野

20

本発明は、導電線上を伝搬するノイズを抑制するノイズ抑制回路に関する。

背景技術

スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニ クス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。

リップル電圧やノイズを低減する手段としては、インダクタンス素子(インダクタ)とキャパシタとを含むフィルタ、いわゆるLCフィルタがよく用いられている。LCフィルタには、インダクタンス素子とキャパシタとを1つずつ有するものの他に、T型フィルタやπ型フィルタ等がある。また、電磁妨害(EMI)対策用の一般的なノイズフィルタも、LCフィルタの一種である。一般的なEMIフィルタは、コモンモードチョークコイル、ノーマルモードチョークコイル、Xキャパシタ、Yキャパシタ等のディスクリート素子を組み合わせて構成されている。

25 また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信は、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上の

15

20

25

ノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。このような電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する手段としても、LCフィルタが用いられている。

5 2本の導電線を伝搬するノイズには、2本の導電線の間で電位差を生じさせる ノーマルモードノイズと、2本の導電線を同じ位相で伝搬するコモンモードノイ ズとがある。

また、実際の導電線では、ノーマルモードノイズとコモンモードノイズとの比率は様々ではあるが、ノーマルモードノイズとコモンモードノイズとが混在している場合が多い。従って、ノーマルモードノイズとコモンモードノイズの両方を低減できるノイズ抑制回路が求められる。

日本特開平8-213242号公報には、ノーマルモードノイズとコモンモードノイズとを低減するチョークコイルが記載されている。このチョークコイルは、一対の巻線と、この一対の巻線が巻回される第1磁性体コアおよび第2磁性体コアを備えている。第1磁性体コアは低透磁率材料によって形成され、第2磁性体コアは高透磁率材料によって形成されている。また、第1磁性体コアと第2磁性体コアとの間には所定の間隙が形成されている。このチョークコイルでは、一対の巻線にコモンモードノイズの電流が流れた場合には、一対の巻線によって生じた磁束は第2磁性体コア内で減衰し、これにより、コモンモードノイズが低減される。また、このチョークコイルでは、一対の巻線にノーマルモードの電流が流れた場合には、一対の巻線によって生じた磁束は第1磁性体コア内で減衰し、これにより、ノーマルモードノイズが低減される。

また、日本特開平9-46020号公報には、ノーマルモードノイズとコモンモードノイズとを低減するノイズフィルタが記載されている。このノイズフィルタは、コイル、XキャパシタおよびYキャパシタを備え、これらが一体構造になっているものである。

また、日本特開平2-206360号公報には、ノーマルモードノイズ用のフィルタ回路とコモンモードノイズ用のフィルタ回路とを備えた電源回路が記載されている。ノーマルモードノイズ用のフィルタ回路は、2本の導電線のそれぞれ

20

に挿入された2つのコイルと、この2つのコイルを接続するXキャパシタとを有している。コモンモードノイズ用のフィルタ回路は、2本の導電線のそれぞれに挿入された2つのコイルと、この2つのコイルに接続されたYキャパシタとを有している。

5 日本特開平9-102723号公報には、変圧器を用いたラインフィルタが記載されている。このラインフィルタは、変圧器とフィルタ回路とを備えている。変圧器の2次巻線は、交流電源から負荷に供給する電力を輸送する2本の導電線のうちの一方に挿入されている。フィルタ回路の2つの入力端は交流電源の両端に接続され、フィルタ回路の2つの出力端は変圧器の1次巻線の両端に接続されている。このラインフィルタでは、フィルタ回路によって電源電圧からノイズ成分を抽出し、このノイズ成分を変圧器の1次巻線に供給することによって、変圧器の2次巻線が挿入された導電線上において電源電圧からノイズ成分を差し引くようになっている。

従来のLCフィルタでは、インダクタンスおよびキャパシタンスで決まる固有の共振周波数を有するため、所望の減衰量を狭い周波数範囲でしか得ることができないという問題点があった。

また、電力輸送用の導電線に挿入されるフィルタには、電力輸送用の電流が流れている状態で所望の特性が得られることと、温度上昇に対する対策が要求される。そのため、通常、電力変換回路用のフィルタにおけるインダクタンス素子では、磁芯として、ギャップ付きのフェライト磁芯が用いられる。しかしながら、このようなインダクタンス素子では、その特性が、空芯のインダクタンス素子の特性に近づくため、所望の特性を実現するためにはインダクタンス素子が大型化するという問題点があった。

また、一般的なEMIフィルタは、ノーマルモードノイズ低減用のフィルタと コモンモードノイズ低減用のフィルタとを含んでいる。そのため、このEMIフィルタでは、前述のLCフィルタと同様の問題点があると共に、部品点数が多く、大型化するという問題点がある。

一方、日本特開平8-213242号公報に記載されたチョークコイルでは、 コアと巻線のみによってノーマルモードノイズとコモンモードノイズとを低減す るようになっている。そのため、このチョークコイルでは、広い周波数範囲でコ モンモードノイズおよびノーマルモードノイズを効果的に抑制することは難しい。

また、日本特開平9-46020号公報に記載されたノイズフィルタでは、X キャパシタのみによってノーマルモードノイズを低減し、Yキャパシタとコイル のみによってコモンモードノイズを低減するようになっている。そのため、この ノイズフィルタでは、広い周波数範囲でコモンモードノイズおよびノーマルモー ドノイズを効果的に抑制することは難しい。

また、日本特開平2-206360号公報に記載されたフィルタ回路は、ノーマルモードノイズ用のフィルタ回路とコモンモードノイズ用のフィルタ回路とを備えている。そのため、このフィルタ回路では、前述の一般的なEMIフィルタと同様に、部品点数が多く、大型化するという問題点がある。

また、日本特開平9-102723号公報に記載されたラインフィルタでは、 ノーマルモードノイズを低減することはできるが、コモンモードノイズを低減す ることはできない。

15

20

25

10

5

発明の開示

本発明の目的は、広い周波数範囲でコモンモードノイズおよびノーマルモードノイズを抑制でき、且つ小型化が可能なノイズ抑制回路を提供することにある。

本発明の第1または第2のノイズ抑制回路は、第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制するコモンモード抑制手段と、第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制するノーマルモードノイズ抑制手段とを備えている。

本発明の第1のノイズ抑制回路において、コモンモードノイズ抑制手段は、互いに異なる位置において第1および第2の導電線に接続され、且つ第1および第2の導電線とは異なる経路によって互いに接続され、それぞれコモンモードノイズに対応する信号の検出またはコモンモードノイズを抑制するための注入信号の注入を行う第1および第2の検出・注入部とを備えている。

本発明の第1のノイズ抑制回路において、第1の検出・注入部がコモンモード ノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成

10

15

20

25

される注入信号を第2の検出・注入部が第1および第2の導電線に注入する。また、第2の検出・注入部がコモンモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される注入信号を第1の検出・注入部が第1および第2の導電線に注入する。

本発明の第1のノイズ抑制回路において、第1の検出・注入部と第2の検出・注入部の少なくとも一方は、第1の導電線と第2の導電線に挿入され、漏れインダクタンスが発生するように結合された2つの巻線を有している。ノーマルモードノイズ抑制手段は、一端が第1の導電線に接続され、他端が第2の導電線に接続され、2つの巻線によって発生される漏れインダクタンスと協働してノーマルモードノイズを低減する1以上のノーマルモード用キャパシタを有している。

本発明の第1のノイズ抑制回路において、第1の検出・注入部は、所定の第1の位置において第1の導電線に挿入された第1の巻線と、第1の位置に対応する位置において第2の導電線に挿入されると共に、第1の巻線と協働してコモンモードノイズを抑制する第2の巻線と、第1の巻線および第2の巻線に結合された第3の巻線とを有していてもよい。第2の検出・注入部は、一端が第1の位置とは異なる第2の位置において第1の導電線に接続され、他端が第3の巻線の一端に接続された第1のコモンモード用キャパシタと、一端が第2の位置に対応する位置において第2の導電線に接続され、他端が第3の巻線の一端に接続された第2のコモンモード用キャパシタとを有していてもよい。そして、第1の巻線と第2の巻線が、漏れインダクタンスが発生するように結合されていてもよい。

また、本発明の第1のノイズ抑制回路において、コモンモードノイズ抑制手段は、更に、一端が第3の巻線の一端に接続され、他端が接地された第3のコモンモード用キャパシタを有していてもよい。

また、本発明の第1のノイズ抑制回路において、ノーマルモードノイズ抑制手 段は、ノーマルモード用キャパシタとして、漏れインダクタンスが発生するよう に結合された2つの巻線を挟む位置に配置された2つのキャパシタを有していて もよい。

また、本発明の第1のノイズ抑制回路は、更に、漏れインダクタンスが発生するように結合された2つの巻線が巻回される磁芯を備え、磁芯は、2つの巻線を

10

15

20

25

結合させるための磁束を通過させる磁路を形成する第1の磁路形成部と、2つの 巻線のそれぞれによって発生される漏れ磁束を通過させる磁路を形成する第2の 磁路形成部とを有していてもよい。第2の磁路形成部は、高透磁率磁性材料によって形成された部分と高飽和磁束密度磁性材料によって形成された部分とを含み、 且つ閉磁路を形成してもよい。

本発明の第2のノイズ抑制回路において、コモンモードノイズ抑制手段は、互いに異なる位置において第1および第2の導電線に接続され、且つ第1および第2の導電線とは異なる経路によって互いに接続され、それぞれコモンモードノイズに対応する信号の検出またはコモンモードノイズを抑制するための注入信号の注入を行う第1および第2の検出・注入部と、第1および第2の導電線において第1の検出・注入部と第2の検出・注入部との間に設けられ、コモンモードノイズの波高値を低減する波高値低減部とを備えている。

本発明の第2のノイズ抑制回路において、第1の検出・注入部がコモンモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される注入信号を第2の検出・注入部が第1および第2の導電線に注入する。また、第2の検出・注入部がコモンモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される注入信号を第1の検出・注入部が第1および第2の導電線に注入する。

本発明の第2のノイズ抑制回路において、第1の検出・注入部、第2の検出・注入部および波高値低減部のうちの少なくとも1つは、第1の導電線と第2の導電線に挿入され、漏れインダクタンスが発生するように結合された2つの巻線を有している。ノーマルモードノイズ抑制手段は、一端が第1の導電線に接続され、他端が第2の導電線に接続され、2つの巻線によって発生される漏れインダクタンスと協働してノーマルモードノイズを低減する1以上のノーマルモード用キャパシタを有している。

本発明の第2のノイズ抑制回路において、第1の検出・注入部は、所定の第1 の位置において第1の導電線に挿入された第1の巻線と、第1の位置に対応する 位置において第2の導電線に挿入されると共に、第1の巻線と協働してコモンモ ードノイズを抑制する第2の巻線と、第1の巻線および第2の巻線に結合された

10

20

25

第3の巻線とを有していてもよい。第2の検出・注入部は、一端が第1の位置とは異なる第2の位置において第1の導電線に接続され、他端が第3の巻線の一端に接続された第1のコモンモード用キャパシタと、一端が第2の位置に対応する位置において第2の導電線に接続され、他端が第3の巻線の一端に接続された第2のコモンモード用キャパシタとを有していてもよい。波高値低減部は、第1の位置と第2の位置との間の第3の位置において第1の導電線に挿入された第4の巻線と、第3の位置に対応する位置において第2の導電線に挿入されると共に、第4の巻線に結合され、第4の巻線と協働して、第1の位置と第2の位置の間においてコモンモードノイズの波高値を低減する第5の巻線とを有していてもよい。そして、第1の巻線と第2の巻線の組、または第4の巻線と第5の巻線の組の少なくとも一方が、漏れインダクタンスが発生するように結合されていてもよい。

また、本発明の第2のノイズ抑制回路において、コモンモードノイズ抑制手段は、更に、一端が第3の巻線の一端に接続され、他端が接地された第3のコモンモード用キャパシタを有していてもよい。

15 また、本発明の第2のノイズ抑制回路において、ノーマルモードノイズ抑制手段は、ノーマルモード用キャパシタとして、漏れインダクタンスが発生するように結合された2つの巻線を挟む位置に配置された2つのキャパシタを有していてもよい。

また、本発明の第2のノイズ抑制回路は、更に、漏れインダクタンスが発生するように結合された2つの巻線が巻回される磁芯を備え、この磁芯は、2つの巻線を結合させるための磁束を通過させる磁路を形成する第1の磁路形成部と、2つの巻線のそれぞれによって発生される漏れ磁束を通過させる磁路を形成する第2の磁路形成部とを有していてもよい。第2の磁路形成部は、高透磁率磁性材料によって形成された部分とを含み、月つ閉磁路を形成してもよい。

本発明のその他の目的、特徴および利益は、以下の説明を以って十分明白になるであろう。

第1図は、本発明の第1の実施の形態に係るノイズ抑制回路の構成を示す回路 図である。

第2図は、相殺型ノイズ抑制回路の基本構成を示すプロック図である。

第3図は、相殺型ノイズ抑制回路の構成の一例を示す回路図である。

第4図は、第3図に示した相殺型ノイズ抑制回路の作用について説明するための回路図である。

第5図は、第3図に示した相殺型ノイズ抑制回路に含まれるコモンモードチョークコイルの等価回路を示す回路図である。

第6図は、本発明の第1の実施の形態に係るノイズ抑制回路の変形例を示す回 10 路図である。

第7図は、本発明の第1の実施の形態に係るノイズ抑制回路におけるコモンモードチョークコイルの第1の例を示す正面図である。

第8図は、本発明の第1の実施の形態に係るノイズ抑制回路におけるコモンモードチョークコイルの第2の例を示す正面図である。

15 第9図は、本発明の第1の実施の形態に係るノイズ抑制回路におけるコモンモードチョークコイルの第3の例を示す正面図である。

第10図は、本発明の第1の実施の形態に係るノイズ抑制回路におけるコモン モードチョークコイルの第4の例を示す正面図である。

第11図は、本発明の第1の実施の形態に係るノイズ抑制回路におけるコモン 20 モードチョークコイルの第5の例を示す側面図である。

第12図は、第11図に示したコモンモードチョークコイルの一部を示す正面 図である。

第13図は、本発明の第1の実施の形態に係るノイズ抑制回路におけるコモン モードチョークコイルの第6の例を示す正面図である。

25 第14図は、第13図に示したコモンモードチョークコイルの側面図である。 第15図は、本発明の第1の実施の形態に係るノイズ抑制回路の伝送特性の一 例を示す特性図である。

第16図は、本発明の第2の実施の形態に係るノイズ抑制回路の構成を示す回 路図である。

10

15

20

25

発明を実施するための最良の形態

以下、本発明の実施の形態について図面を参照して詳細に説明する。

[第1の実施の形態]

始めに、本発明の第1の実施の形態で使用するノイズ抑制技術について説明する。本実施の形態では、相殺型ノイズ抑制回路を使用する。第2図を参照して、この相殺型ノイズ抑制回路の基本構成と作用について説明する。

第2図に示したように、相殺型ノイズ抑制回路は、所定の位置Aにおいて導電線101に接続された第1の検出・注入部105と、位置Aとは異なる位置Bにおいて導電線101に接続され、且つ導電線101とは異なる経路によって第1の検出・注入部105に接続された第2の検出・注入部106と、導電線101において、第1の検出・注入部105と第2の検出・注入部106との間に設けられた波高値低減部107とを備えている。

第1の検出・注入部105と第2の検出・注入部106は、それぞれ、ノイズに対応する信号の検出またはノイズを抑制するための注入信号の注入を行う。波高値低減部107は、ノイズの波高値を低減する。第1の検出・注入部105は、例えばインダクタンス素子を含んでいる。波高値低減部107は、インピーダンス素子、例えばインダクタンス素子を含んでいる。第2の検出・注入部106は、例えば、キャパシタからなるハイパスフィルタを含んでいる。

第2図に示した相殺型ノイズ抑制回路において、ノイズの発生源が、位置Aと位置Bの間の位置を除いて、位置Aよりも位置Bに近い位置にある場合には、検出・注入部106は、位置Bにおいて導電線101上のノイズに対応する信号を検出すると共に、この信号に基づいて、導電線101上のノイズを抑制するために導電線101に注入される注入信号を生成する。この注入信号は、導電線101とは異なる経路を経由して、検出・注入部105に送られる。検出・注入部105は、導電線101上のノイズに対して逆相になるように注入信号を導電線101に注入する。これにより、導電線101上のノイズが注入信号によって相殺され、導電線101において位置Aからノイズの進行方向の先でノイズが抑制される。なお、本出願において、ノイズとは不必要な信号も含んでいる。

また、第2図に示した相殺型ノイズ抑制回路において、ノイズの発生源が、位

20

25

置Aと位置Bの間の位置を除いて、位置Bよりも位置Aに近い位置にある場合には、検出・注入部105は、位置Aにおいて導電線101上のノイズに対応する信号を検出すると共に、この信号に基づいて、導電線101上のノイズを抑制するために導電線101に注入される注入信号を生成する。この注入信号は、導電線101とは異なる経路を経由して、検出・注入部106に送られる。検出・注入部106は、導電線101上のノイズに対して逆相になるように注入信号を導電線101に注入する。これにより、導電線101上のノイズが注入信号によって相殺され、導電線101において位置Bからノイズの進行方向の先でノイズが抑制される。

10 また、波高値低減部107は、位置Aと位置Bとの間において、導電線101 を通過するノイズの波高値を低減する。これにより、導電線101を経由して伝搬するノイズの波高値と、導電線101とは異なる経路を経由して導電線101 に注入される注入信号の波高値との差が低減される。

相殺型ノイズ抑制回路によれば、広い周波数範囲においてノイズを効果的に抑 15 制することが可能になる。

なお、相殺型ノイズ抑制回路は、波高値低減部107を除いて構成することも可能である。しかし、相殺型ノイズ抑制回路では、波高値低減部107を有しない場合に比べて、波高値低減部107を有する方が、より広い周波数範囲においてノイズを抑制することが可能になる。

次に、第3図を参照して、相殺型ノイズ抑制回路の構成の一例について説明する。第3図に示した相殺型ノイズ抑制回路は、一対の端子111a,111bと、他の一対の端子112a,112bと、端子111a,112a間を接続する導電線113と、端子111b,112b間を接続する導電線113と、端子111b,112b間を接続する導電線114とを備えている。この相殺型ノイズ抑制回路は、更に、所定の位置Aにおいて、導電線113に挿入された第1の巻線115aと、磁芯115dと、位置Aに対応する位置において導電線114に挿入されると共に磁芯115dを介して第1の巻線115aに結合され、第1の巻線115aと協働してコモンモードノイズを抑制する第2の巻線115bと、磁芯115dを介して第1の巻線115aおよび第2の巻線115bに結合された第3の巻線115cとを備えている。巻線115a,1

10

15

20

15 b および磁芯 1 1 5 d は、コモンモードチョークコイルを構成している。すなわち、巻線 1 1 5 a, 1 1 5 b は、巻線 1 1 5 a, 1 1 5 b にノーマルモードの電流が流れたときに各巻線 1 1 5 a, 1 1 5 b を流れる電流によって磁芯 1 1 5 d に誘起される磁束が互いに相殺されるような向きに、磁芯 1 1 5 d に巻かれている。これにより、巻線 1 1 5 a, 1 1 5 b は、コモンモードノイズを抑制し、ノーマルモードノイズを通過させる。

第3図に示した相殺型ノイズ抑制回路は、更に、一端が、位置Aとは異なる位置Bにおいて導電線113に接続され、他端が第3の巻線115cの一端に接続されたキャパシタ116aと、一端が位置Bに対応する位置において導電線114に接続され、他端が第3の巻線115cの一端に接続されたキャパシタ116bとを備えている。第3の巻線115cの他端は接地されている。キャパシタ116a,116bは、周波数が所定値以上の信号を通過させるハイパスフィルタとして機能する。

第3図に示した相殺型ノイズ抑制回路は、更に、位置Aと位置Bの間の位置Cにおいて導電線113に挿入された第4の巻線117aと、磁芯117cと、位置Cに対応する位置において導電線114に挿入されると共に磁芯117cを介して第4の巻線117aに結合され、第4の巻線117aと協働してコモンモードノイズを抑制する第5の巻線117bとを備えている。巻線117a,117bおよび磁芯117cは、コモンモードチョークコイルを構成している。すなわち、巻線117a,117bは、巻線117a,117bにノーマルモードの電流が流れたときに各巻線117a,117bを流れる電流によって磁芯117cに誘起される磁束が互いに相殺されるような向きに、磁芯117cに巻かれている。これにより、巻線117a,117bは、コモンモードノイズを抑制し、ノーマルモードノイズを通過させる。

25 巻線115a, 115b, 115cおよび磁芯115dは、第2図における第 1の検出・注入部105に対応する。キャパシタ116a, 116bは、第2図 における第2の検出・注入部106に対応する。巻線117a, 117bおよび 磁芯117cは、第2図における波高値低減部107に対応する。

次に、第3図に示した相殺型ノイズ抑制回路の作用について説明する。まず、

ノイズの発生源が、位置Aと位置Bの間の位置を除いて、位置Aよりも位置Bに近い位置にある場合について説明する。この場合には、キャパシタ116a,116bによって、位置Bおよびこれに対応する位置における導電線113,114上のコモンモードノイズに対応する信号が検出され、更に、この信号に基づいて、コモンモードノイズに対して逆相となる注入信号が生成される。この注入信号は第3の巻線115cに供給される。第3の巻線115cは、第1および第2の巻線115a,115bを介して、注入信号を導電線113,114に注入する。これにより、導電線113,114において位置Aからコモンモードノイズの進行方向の先でコモンモードノイズが抑制される。

- 10 また、第3図に示した相殺型ノイズ抑制回路において、ノイズの発生源が、位置Aと位置Bの間の位置を除いて、位置Bよりも位置Aに近い位置にある場合には、第1および第2の巻線115a,115bを介して第3の巻線115cによって、位置Aおよびこれに対応する位置における導電線113,114上のコモンモードノイズに対応する信号が検出され、この信号に基づいて注入信号が生成される。この注入信号は、キャパシタ116a,116bを経て、位置Bおよびこれに対応する位置において、導電線113,114上のコモンモードノイズに対して逆相になるように注入される。これにより、導電線113,114において位置Bからコモンモードノイズの進行方向の先でコモンモードノイズが抑制される。
- 20 次に、第4図を参照して、第3図に示した相殺型ノイズ抑制回路の作用について詳しく説明する。第4図は、第3図に示した相殺型ノイズ抑制回路のうち、導電線113を通過する信号の抑制に関わる部分のみ示している。第4図に示した回路は、端子111a、112aと、第1の巻線115aと、第3の巻線115cと、キャパシタ116aと、第4の巻線117aとを有している。また、第4図に示した回路には、コモンモードノイズ発生源118と負荷119とが接続されている。コモンモードノイズ発生源118は、端子111aとグランドGNDとの間に接続され、両者の間に電位差Vinを生じさせる。負荷119は、端子112aとグランドGNDとの間に接続され、インピーダンス20を有している。第4図に示した回路において、第3の巻線115cのインダクタンスをL11

とし、第1の巻線115aのインダクタンスをL12とし、キャパシタ116aのキャパシタンスをC1とし、第4の巻線117aのインダクタンスをL21とする。また、キャパシタ116aおよび第3の巻線115cを通過する電流をi1とし、この電流i1の経路のインピーダンスの総和をZ1とする。また、第4の巻線117aおよび第1の巻線115aを通過する電流をi2とし、この電流i2の経路のインピーダンスの総和をZ2とする。

また、第1の巻線115 a と第3の巻線115 c との間の相互インダクタンスをMとし、両者の結合係数をKとする。結合係数Kは、以下の式(1)で表わされる。

10 $K = M / \sqrt{(L 1 1 \cdot L 1 2)}$... (1)

上記インピーダンスの総和 2 1、 2 2 は、それぞれ、以下の式(2)、(3)で表わされる。なお、j は $\sqrt{(-1)}$ を表わし、 ω はコモンモードノイズの角周波数を表わしている。

 $Z 1 = j (\omega L 1 1 - 1 / \omega C 1) \cdots (2)$

15 $Z = Z \circ + j \omega (L 1 2 + L 2 1) \cdots (3)$

また、電位差Vinは、以下の式(4),(5)で表わされる。

 $V i n = Z 1 \cdot i 1 + j \omega M \cdot i 2 \cdots (4)$

 $V i n = Z 2 \cdot i 2 + j \omega M \cdot i 1 \qquad \cdots (5)$

以下、式 (2) ~ (5) に基づいて、電流 i 1 を含まずに、電流 i 2 を表わす 20 式を求める。そのために、まず、式 (4) から次の式 (6) を導く。

 $i 1 = (V i n - j \omega M \cdot i 2) / Z 1 \cdots (6)$

次に、式(6)を式(5)に代入すると、次の式(7)が得られる。

 $i 2 = V i n (Z 1 - j \omega M) / (Z 1 \cdot Z 2 + \omega^2 \cdot M^2) \cdots (7)$

第4図に示した回路によってコモンモードノイズを抑制することは、式(7)

25 で表わされる電流 i 2 を小さくすることであると言える。式(7)によれば、式 (7)の右辺の分母が大きくなれば、電流 i 2 は小さくなる。そこで、式(7)の右辺の分母(Z 1 + Z 2 + ω 2 + M 2)について考察する。

まず、21は、式(2)で表わされるため、第3の巻線115cのインダクタンスL11が大きいほど大きくなると共に、キャパシタ116aのキャパシタン

20

25

スC1が大きいほど大きくなる。

次に、Z2は、式(3)で表わされるため、第1の巻線115aのインダクタンスL12と第4の巻線117aのインダクタンスL21との和が大きいほど大きくなる。従って、インダクタンスL12とインダクタンスL21の少なくとも一方を大きくすれば、電流i2を小さくすることができる。また、式(7)から、第1の巻線115aだけでもコモンモードノイズを抑制することができるが、第4の巻線117aを加えることでコモンモードノイズをより抑制することができることが分かる。

また、式 (7) の右辺の分母にはω²・M²が含まれていることから、相互インダクタンスMを大きくすることにより、電流i2を小さくすることができる。式 (1) から分かるように結合係数Kは相互インダクタンスMに比例するため、結合係数を大きくすれば、第4図に示した回路によるコモンモード信号の抑制効果が大きくなる。相互インダクタンスMは、式 (7) の右辺の分母中に2乗の形で含まれていることから、結合係数Kの値によってコモンモードノイズの抑制効15 果は大きく変化する。

以上の説明は、第3図に示した相殺型ノイズ抑制回路のうち、導電線114を 通過する信号の抑制に関わる部分についても同様に当てはまる。

また、コモンモードノイズの発生源が、位置Bよりも位置Aに近い位置にある場合には、第3の巻線115cとキャパシタ116aの役割が、第4図を用いた説明とは逆になる。しかし、この場合にも、上記の説明は、同様に当てはまる。

本実施の形態では、第3図に示した相殺型ノイズ抑制回路を利用して、コモンモードノイズを抑制する。本実施の形態では、更に、第3図中の巻線117a, 117bおよび磁芯117cによって構成されたコモンモードチョークコイルが発生する漏れインダクタンスと後述するキャパシタとを利用して、ノーマルモードノイズを抑制する。

ここで、第3図の中の巻線117a,117bおよび磁芯117cによって構成されたコモンモードチョークコイルが発生する漏れインダクダンスについて説明する。このコモンモードチョークコイルにおいて、巻線117aと巻線117 bとの結合係数は1よりも小さい。従って、巻線117a,117bは、導電線

20

25

113,114のそれぞれにおいて漏れインダクタンスを発生させる。これらの漏れインダクタンスを考慮すると、このコモンモードチョークコイルの等価回路は、第5図に示すようになる。なお、第5図において、符号122aは、巻線117a,115a間に配置される仮想の端子を表し、符号122bは、巻線117b,115b間に配置される仮想の端子を表している。第5図に示した回路では、巻線117aと端子122aとの間に、導電線113側の漏れインダクタンスを与する仮想のインダクタ110aが挿入され、巻線117bと端子122bとの間に、導電線114側の漏れインダクタンスと等しいインダクタンスを有する仮想のインダクタ110bが挿入されている。

10 次に、第1図を参照して、本実施の形態に係るノイズ抑制回路について説明する。第1図は、本実施の形態に係るノイズ抑制回路の構成を示す回路図である。本実施の形態に係るノイズ抑制回路は、第3図に示した相殺型ノイズ抑制回路の機能を持つものである。

本実施の形態に係るノイズ抑制回路は、一対の端子1a,1bと、他の一対の 15 端子2a,2bと、端子1a,2a間を接続する第1の導電線3と、端子1b, 2b間を接続する第2の導電線4とを備えている。

ノイズ抑制回路は、更に、所定の第1の位置P11aにおいて導電線3に挿入された第1の巻線W11と、磁芯11と、第1の位置P11aに対応する位置P11bにおいて導電線4に挿入されると共に、磁芯11を介して第1の巻線W11に結合され、第1の巻線W11と協働してコモンモードノイズを抑制する第2の巻線W12と、磁芯11を介して第1の巻線W11および第2の巻線W12に結合された第3の巻線W13とを備えている。巻線W11,W12および磁芯11は、コモンモードチョークコイルを構成している。すなわち、巻線W11,W12は、巻線W11,W12にノーマルモードの電流が流れたときに各巻線W11,W12を流れる電流によって磁芯11に誘起される磁束が互いに相殺されるような向きに、磁芯11に巻かれている。これにより、巻線11,W12は、コモンモードノイズを抑制し、ノーマルモードノイズを通過させる。例えば、巻線W11,W12,W13の巻数は等しくなっている。

ノイズ抑制回路は、更に、一端が第1の位置P11aとは異なる第2の位置P

25

12 aにおいて導電線3に接続され、他端が第3の巻線W13の一端に接続されたコモンモード用のキャパシタ12と、一端が第2の位置P12aに対応する位置P12bにおいて導電線4に接続され、他端がキャパシタ12の他端および第3の巻線W13の一端に接続されたコモンモード用のキャパシタ13とを備えている。第3の巻線W13の他端は接地されている。キャパシタ12,13は、周波数が所定値以上のコモンモード信号を通過させるハイパスフィルタとして機能する。位置P12a,P12bから、キャパシタ12,13および第3の巻線W13を経て、グランドに至る信号経路は、コモンモードノイズを抑制するために導電線3,4に注入されるコモンモード注入信号を伝送する。

10 ノイズ抑制回路は、更に、第1の位置P11aと第2の位置P12aとの間の 第3の位置P13aにおいて導電線3に挿入された第4の巻線W14と、磁芯1 4と、第3の位置P13aに対応する位置P13bにおいて導電線4に挿入され ると共に、漏れインダクタンスが発生するように磁芯14を介して第4の巻線W 14に結合され、第4の巻線W14と協働してコモンモードノイズを抑制する第 5の巻線W15とを備えている。巻線W14,W15および磁芯14は、コモン モードチョークコイルを構成している。すなわち、巻線W14,W15は、巻線 W14,W15にノーマルモードの電流が流れたときに各巻線W14,W15を 流れる電流によって磁芯14に誘起される磁束が互いに相殺されるような向きに、 磁芯14に巻かれている。これにより、巻線W14,W15は、コモンモードノ イズを抑制し、ノーマルモードノイズを通過させる。例えば、巻線W14,W1 5の巻数は等しくなっている。

ノイズ抑制回路は、更に、一端がキャパシタ12, 13の接続点および第3の 巻線W13の一端に接続され、他端が接地されたキャパシタ15を備えている。

ノイズ抑制回路は、更に、一端が端子1aと第3の位置P13aとの間の位置において導電線3に接続され、他端が端子1bと第3の位置P13aに対応する位置P13bにおいて導電線4に接続されたノーマルモード用のキャパシタ16を備えている。第1図に示した例では、特に、キャパシタ16は、一端が第2の位置P12aと第3の位置P13aとの間の位置において導電線3に接続され、他端が第2の位置P12aに対応する位置P12bと、第3の位置P13aに対

25

応する位置P13bとの間の位置において導電線4に接続されている。

ノイズ抑制回路は、更に、一端が第3の位置P13aと端子2aとの間の位置において導電線3に接続され、他端が第3の位置P13aに対応する位置P13bと端子2bとの間の位置において導電線4に接続されたノーマルモード用のキャパシタ17を備えている。第1図に示した例では、特に、キャパシタ17は、一端が第3の位置P13aと第1の位置P11aとの間の位置において導電線3に接続され、他端が第3の位置P13aに対応する位置P13bと、第1の位置P11aに対応する位置P11bとの間の位置において導電線4に接続されている。

10 本実施の形態において、第4の巻線W14と第5の巻線W15との結合係数は 1よりも小さい。従って、巻線W14,W15は、導電線3,4のそれぞれにおいて漏れインダクタンスを発生させる。第1図には、これらの漏れインダクタンスを等しいインダクタンスを有する仮想のインダクタL101,L102を含めている。インダクタL101は、第3の位置P13aと、キャパシタ17と導電 83との接続点との間の位置において導電線3に挿入されている。また、インダクタL102は、第3の位置P13aに対応する位置P13bと、キャパシタ17と導電線4との接続点との間の位置において導電線4に挿入されている。キャパシタ16,17は、巻線W14,W15によって発生される漏れインダクタンス(インダクタL101,L102)と協働してノーマルモードノイズを低減す 20 る。

巻線W11, W12, W13、磁芯11、巻線W14, W15、磁芯14、およびキャパシタ12, 13, 15は、本発明におけるコモンモードノイズ抑制手段に対応すると共に、第3図に示した相殺型ノイズ抑制回路の機能を発揮する。

また、キャパシタ16, 17およびインダクタL101, L102は、π型フィルタを構成し、本発明におけるノーマルモードノイズ抑制手段に対応する。

次に、本実施の形態に係るノイズ抑制回路の作用について説明する。まず、コモンモードノイズの発生源が、位置Plla, Pllbと位置Pl2a, Pl2bの間の位置を除いて、位置Plla, Pllbよりも位置Pl2a, Pl2bに近い位置にある場合におけるノイズ抑制回路のコモンモードノイズ抑制作用に

25

ついて説明する。この場合には、キャパシタ12,13によって、位置P12a,P12bにおいて導電線3,4よりコモンモードノイズに対応する信号が検出され、更に、この信号に基づいて、コモンモードノイズに対して逆相となるコモンモード注入信号が生成される。このコモンモード注入信号は、第3の巻線W13に供給される。第3の巻線W13は、第1の巻線W11および第2の巻線W12を介して、導電線3,4上のコモンモードノイズに対して逆相となるようにコモンモード注入信号を導電線3,4に注入する。これにより、導電線3,4において位置P11a,P11bからコモンモードノイズの進行方向の先でコモンモードノイズが抑制される。

次に、コモンモードノイズの発生源が、位置P11a,P11bと位置P12 10 a、P12bの間の位置を除いて、位置P12a, P12bよりも位置P11a, P11bに近い位置にある場合におけるノイズ抑制回路のコモンモードノイズ抑 制作用について説明する。この場合には、第1の巻線W11および第2の巻線W 12を诵過するコモンモードノイズに対応する信号が第3の巻線W13に誘起さ れる。このようにして、第3の巻線W13によって、位置P11a、P11bに 15 おいて導電線3,4よりコモンモードノイズに対応する信号が検出されると共に、 この信号に対応するコモンモード注入信号が生成される。このコモンモード注入 信号は、キャパシタ12、13を通過すると共に、位置P12a、P12bにお いて導電線3,4に注入される。コモンモード注入信号は、導電線3,4上のコ モンモードノイズに対して逆相となるように導電線3,4に注入される。これに 20 より、導電線3、4において位置P12a、P12bからコモンモードノイズの 進行方向の先でコモンモードノイズが抑制される。

波高値低減部107としての巻線W14,W15および磁芯14は、位置P11a,P11bと位置P12a,P12bとの間において、導電線3,4を通過するコモンモードノイズの波高値を低減する。これにより、導電線3,4をを経由して伝搬するコモンモードノイズの波高値と、導電線3,4とは異なる経路を経由して導電線3,4に注入される注入信号の波高値との差が低減される。

また、本実施の形態に係るノイズ抑制回路では、ノーマルモードノイズの発生源が、位置P11a, P11bと位置P12a, P12bの間の位置を除いて、

10

15

20

25

位置P11a, P11bよりも位置P12a, P12bに近い位置にある場合と、 ノーマルモードノイズの発生源が、位置P11a, P11bと位置P12a, P 12bの間の位置を除いて、位置P12a, P12bよりも位置P11a, P1 1bに近い位置にある場合のいずれにおいても、ノーマルモードノイズは、キャ パシタ16, 17およびインダクタL101, L102によって抑制される。

このように、本実施の形態に係るノイズ抑制回路によれば、コモンモードノイズおよびノーマルモードノイズを抑制することができる。特に、本実施の形態に係るノイズ抑制回路は、コモンモードノイズを抑制する相殺型ノイズ抑制回路の機能を有している。従って、このノイズ抑制回路によれば、相殺型ノイズ抑制回路の利点を生かして、広い周波数範囲においてコモンモードノイズを効果的に抑制することが可能になる。

ところで、相殺型ノイズ抑制回路とノーマルモードノイズを抑制する一般的なフィルタ回路とを単純に組み合わせて、コモンモードノイズおよびノーマルモードノイズを抑制できる回路を構成することも考えられる。しかしながら、この場合には、回路に含まれる部品点数が多くなり、回路が大型化するという問題が生じる。

本実施の形態では、導電線 3,4において、位置 P11a,P11bと位置 P12a,P12bとの間の位置 P13a、P13bに、漏れインダクタンスが発生するように結合されたコモンモードノイズ抑制用の巻線W14,W15が設けられている。そして、コモンモードノイズ抑制用の巻線W14,W15によって発生される漏れインダクタンス(インダクタL101,L102)を利用して、インダクタL101,L102)を利用して、インダクタL101,L102)を利用して、インダクタL101,L102およびキャパシタ16,17によってノーマルモードノイズ抑制用のフィルタを構成している。そのため、本実施の形態では、ノーマルモードノイズを抑制するためのインダクタンス素子が不要になる。従って、本実施の形態に係るノイズ抑制回路によれば、相殺型ノイズ抑制回路とノーマルモードノイズを抑制するフィルタ回路とを単純に組み合わせて構成された回路に比べて、部品点数を少なくして、回路を小型化することが可能になる。

本実施の形態において、巻線W14, W15の結合係数は、0.01~0.9 999の範囲内であればよい。また、上記結合係数は、ノイズ抑制回路が使用さ

10

15

20

25

れる環境におけるコモンモードノイズとノーマルモードノイズとの割合に応じて 適宜に設定することが好ましい。ノーマルモードノイズとコモンモードノイズと が共にある程度存在する環境では、上記結合係数は、0.2~0.9995の範 囲内であることが好ましい。ノーマルモードノイズとコモンモードノイズとが同 程度存在する環境では、上記結合係数は、0.4~0.9990の範囲内である ことが好ましい。

また、本実施の形態では、コモンモード注入信号の伝送路は、注入信号を通過させるための素子としてキャパシタ12,13を含んでいる。そのため、本実施の形態によれば、キャパシタ12,13のみによって、コモンモードノイズに対応した信号の検出と、コモンモードノイズに対して逆相となる注入信号の生成とを行うことができる。従って、本実施の形態によれば、部品点数をより少なくすることができる。

また、本実施の形態に係るノイズ抑制回路は、一端がキャパシタ12,13の接続点および第3の巻線W13の一端に接続され、他端が接地されたキャパシタ15を備えている。これにより、高い周波数の領域におけるノイズ抑制回路のコモンモードノイズ抑制機能を向上させることができる。

次に、第6図を参照して、本実施の形態に係るノイズ抑制回路の3つの変形例 について説明をする。

第6図は本実施の形態に係るノイズ抑制回路の第1の変形例を示す回路図である。この第1の変形例は、第1図に示したノイズ抑制回路においてキャパシタ17が導電線3,4に接続された位置とは異なる位置で、キャパシタ17が導電線3,4に接続された構成になっている。すなわち、第1の変形例では、キャパシタ17は、一端が第1の位置P11aと端子2aとの間の位置において導電線3に接続され、他端が第1の位置P11aに対応する位置P11bと端子2bとの間の位置において導電線4に接続されている。この構成によっても、キャパシタ16,17とインダクタL101,L102とによって、導電線3,4上を通過するノーマルモードノイズが低減される。

第2の変形例は、第6図に示したノイズ抑制回路からキャパシタ17を除いた 構成になっている。この構成では、キャパシタ16とインダクタL101, L1

10

02とによって、導電線3,4上を通過するノーマルモードノイズが低減される。 第3の変形例は、第6図に示したノイズ抑制回路からキャパシタ16を除いた 構成になっている。この構成では、キャパシタ17とインダクタL101,L1 02とによって、導電線3,4上を通過するノーマルモードノイズが低減される。 第1ないし第3の変形例のその他の構成、作用および効果は、第1図に示した ノイズ抑制回路と同様である。

また、本実施の形態に係るノイズ抑制回路では、上述した3つの変形例以外にも、種々の変形が可能である。例えば、ノーマルモード用のキャパシタ16,170各一端が第4の巻線W14を挟んだ位置で導電線3に接続され、キャパシタ16,17の各他端が第5の巻線W15を挟んだ位置で導電線4に接続されていればよい。

次に、第7図ないし第14図を参照して、本実施の形態における磁芯14および巻線W14,W15を含むコモンモードチョークコイルの構造の6つの例について説明をする。

始めに、第7図を参照して、コモンモードチョークコイルの第1の例について 15 説明する。第7図は、コモンモードチョークコイルの第1の例を示す正面図であ る。この第1の例では、磁芯14は、それぞれ磁性材料よりなる2つのE字形状 の磁性部材21,22と、磁性材料よりなる磁性部材23とを有している。磁性 部材21は、中央の脚部21aと、脚部21aの両側に、脚部21aに対して所 定の間隔を開けて配置された脚部21b, 21cと、脚部21a, 21b, 21 20 cの一端同士を連結する連結部21dとを有している。同様に、磁性部材22は、 中央の脚部22aと、脚部22aの両側に、脚部22aに対して所定の間隔を開 けて配置された脚部22b, 22cと、脚部22a, 22b, 22cの一端同士 を連結する連結部22dとを有している。磁性部材21,22は、脚部21a, 22aの他端同士、脚部21b, 22bの他端同士、脚部21c, 22cの他端 25 同士が対向するように配置されている。脚部21b,22bの他端同士は接合さ れ、脚部21c,22cの他端同士も接合されている。脚部21a,22aの他 端同士は、所定の間隔を開けて互いに対向し、両者の間には磁性部材23が挿入 されている。磁性部材23は脚部21a,22aの各他端に接合されている。磁

25

性部材 2 1, 2 2 は例えば高透磁率磁性材料によって形成され、磁性部材 2 3 は 例えば高飽和磁束密度磁性材料によって形成されている。磁性部材 2 1, 2 2 は、 例えばフェライトによって形成されている。磁性部材 2 3 は、 例えばアモルファス磁性材料によって形成されていてもよいし、圧粉磁芯でもよい。

巻線W14は脚部21b,22bに巻回され、巻線W15は脚部21c,22 5 c に巻回されている。第1の例における磁芯14は、巻線W14,W15を結合 させるための磁束を通過させる磁路24aと、巻線W14によって発生される漏 れ磁束を通過させる磁路24bと、巻線W15によって発生される漏れ磁束を通 過させる磁路24cとを形成する。磁路24aは、脚部21b,22b,21c, 22 c および連結部 2 1 d, 2 2 d によって形成される。磁路 2 4 b は、脚部 2 10 1 a, 2 2 a, 2 1 b, 2 2 b、連結部 2 1 dの一部、連結部 2 2 dの一部およ び磁性部材23によって形成される。磁路24cは、脚部21a,22a,21 c, 22c、連結部21dの他の一部、連結部22dの他の一部および磁性部材 23によって形成される。脚部21a, 22aおよび磁性部材23は、本発明に おける第2の磁路形成部に対応する。脚部21b,22b,21c,22cおよ 15 び連結部21d, 22dは、本発明における第1の磁路形成部と第2の磁路形成 部を兼ねている。

次に、第1の例のコモンモードチョークコイルの作用について説明する。このコモンモードチョークコイルでは、巻線W14,W15にコモンモードの電流が流れると、各巻線W14,W15を流れる電流によって発生された磁束は、互いに重なるような方向で磁路24aを通過し、その結果、W14,W15にはインダクタンスが生じる。

一方、巻線W14,W15にノーマルモードの電流が流れると、各巻線W14,W15を流れる電流によって発生された磁束は、互いに相殺されるような方向で磁路24aを通過するため、巻線W14,W15にはインダクタンスが生じない。また、巻線W14にノーマルモードの電流が流れると、巻線W14によって発生された磁束の一部は、漏れ磁束となって磁路24bを通過する。この漏れ磁束によって、ノーマルモードの電流に対する漏れインダクタンスが生じる。同様に、巻線W15にノーマルモードの電流が流れると、巻線W15によって発生された

10

15

20

25

磁束の一部は、漏れ磁束となって磁路24cを通過する。この漏れ磁束によって、 ノーマルモードの電流に対する漏れインダクタンスが生じる。

次に、第8図を参照して、コモンモードチョークコイルの第2の例について説 明する。第8図は、コモンモードチョークコイルの第2の例を示す正面図である。 この第2の例では、磁芯14は、磁性材料よりなる矩形の環状の磁性部材31と、 磁性材料よりなるE字形状の磁性部材32と、磁性部材33とを有している。磁 性部材31は、平行な2つの直線状部分31a, 31cと、他の平行な2つの直 線状部分31b,31dとを有している。磁性部材32は、中央の脚部32aと、 脚部32aの両側に、脚部32aに対して所定の間隔を開けて配置された脚部3 2 b, 3 2 c と、脚部 3 2 a, 3 2 b, 3 2 c の一端同士を連結する連結部 3 2 dとを有している。脚部32b, 32cの他端は、磁性部材31の直線状部分3 1 a に接合されている。脚部32 a の他端は、所定の間隔を開けて直線状部分3 1 a に対向し、両者の間には磁性部材33が挿入されている。磁性部材33は脚 部32 aと直線状部分31 aとに接合されている。磁性部材31,32は例えば 高透磁率磁性材料によって形成され、磁性部材33は例えば高飽和磁束密度磁性 材料によって形成されている。磁性部材31,32は、例えばフェライトによっ て形成されている。磁性部材33は、例えばアモルファス磁性材料によって形成 されていてもよいし、圧粉磁芯でもよい。

巻線W14は、脚部32a,32bの間の位置で、直線状部分31aに巻回されている。巻線W15は、脚部32a,32cの間の位置で、直線状部分31aに巻回されている。第2の例における磁芯14は、巻線W14,W15を結合させるための磁束を通過させる磁路34aと、巻線W14によって発生される漏れ磁束を通過させる磁路34bと、巻線W15によって発生される漏れ磁束を通過させる磁路34cとを形成する。磁路34aは、磁性部材31によって形成される。磁路34bは、脚部32a,32b、連結部32dの一部、直線状部分31aの一部および磁性部材33によって形成される。磁路34cは、脚部32a,32c、連結部32dの他の一部、直線状部分31aの他の一部および磁性部材33によって形成される。磁路34cは、脚部32a,32c、連結部32dの他の一部、直線状部分31aの他の一部および磁性部材33によって形成される。磁性部材31は、本発明における第1の磁路形成部に対応する。磁性部材31の直線状部分31a、磁性部材32および磁性部材33

は、本発明における第2の磁路形成部に対応する。

第2の例のコモンモードチョークコイルの作用は、第1の例のコモンモードチョークコイルと同様である。

次に、第9図を参照して、コモンモードチョークコイルの第3の例について説 明する。第9図は、コモンモードチョークコイルの第3の例を示す正面図である。 5 この第3の例では、磁芯14は、それぞれ磁性材料よりなる2つのE字形状の磁 性部材41,42と、磁性材料よりなる平板状の磁性部材43とを有している。 磁性部材41は、中央の脚部41 aと、脚部41 aの両側に、脚部41 aに対し て所定の間隔を開けて配置された脚部41b, 41cと、脚部41a, 41b, 41 c の一端同士を連結する連結部41 d とを有している。同様に、磁性部材4 10 2は、中央の脚部42aと、脚部42aの両側に、脚部42aに対して所定の間 隔を開けて配置された脚部42b,42cと、脚部42a,42b,42cの一 端同士を連結する連結部42dとを有している。磁性部材41,42は、脚部4 1 a、42 aの他端同士、脚部41b,42 bの他端同士、脚部41c,42 c の他端同士が対向するように配置されている。脚部41b, 42bの他端同士は 15 接合され、脚部41c、42cの他端同士も接合されている。脚部41a、42 aは、他の脚部41b, 41c, 42b, 42cよりも短い。脚部41a, 42 aの他端同士は、所定の間隔を開けて互いに対向し、両者の間には磁性部材 4 3 が挿入されている。磁性部材43は、脚部41a, 41b, 41c, 42a, 4 2 b, 4 2 c の各他端に接合されている。磁性部材 4 1, 4 2 は例えば高透磁率 20 磁性材料によって形成され、磁性部材43は例えば高飽和磁束密度磁性材料によ って形成されている。磁性部材41,42は、例えばフェライトによって形成さ れている。磁性部材43は、例えばアモルファス磁性材料によって形成されてい てもよいし、圧粉磁芯でもよい。

25 巻線W14は、脚部41aに巻回されている。巻線W15は、脚部42aに巻回されている。第3の例における磁芯14は、巻線W14,W15を結合させるための磁束を通過させる磁路44a,44bと、巻線W14によって発生される漏れ磁束を通過させる磁路44c,44dと、巻線W15によって発生される漏れ磁束を通過させる磁路44e,44fとを形成する。磁路44aは、脚部41

10

a,42a,41b,42b、連結部41dの一部および連結部42dの一部によって形成される。磁路44bは、脚部41a,42a,41c,42c、連結部41dの他の一部および連結部42dの他の一部によって形成される。磁路44cは、脚部41a,41b、連結部41dの一部および磁性部材43の一部によって形成される。磁路44dは、脚部41a,41c、連結部41dの他の一部および磁性部材43の他の一部および磁性部材43の一部によって形成される。磁路44eは、脚部42a,42b、連結部42dの一部および磁性部材43の一部によって形成される。磁路44fは、脚部42a,42c、連結部42dの他の一部および磁性部材43の他の一部および磁性部材43の他の一部によって形成される。磁性部材43は、本発明における第2の磁路形成部に対応する。磁性部材41,42は、本発明における第1の磁路形成部と第2の磁路形成部を兼ねている。

第3の例のコモンモードチョークコイルの作用は、第1の例のコモンモードチョークコイルと同様である。

次に、第10図を参照して、コモンモードチョークコイルの第4の例について 説明する。第10図は、コモンモードチョークコイルの第4の例を示す正面図で 15 ある。この第4の例では、磁芯14は、それぞれ磁性材料よりなる磁性部材61, 62, 63を有している。磁性部材 61は、平行な2つの直線状部分 61a. 6 1 c と、他の平行な2つの直線状部分61b, 61dとを有し、矩形の環状をな している。磁性部材62は、所定の間隔を開けて配置された2つの脚部62a, 62bと、脚部62a, 62bの一端同士を連結する連結部62cとを有してい 20 る。脚部62a、62bの他端は、磁性部材61の直線状部分61aに接合され ている。連結部62cの中央部分と直線状部分61aの中央部分との間には磁性 部材63が挿入されている。磁性部材63は連結部62cと直線状部分61aと に接合されている。磁性部材61,62は例えば高透磁率磁性材料によって形成 され、磁性部材63は例えば高飽和磁束密度磁性材料によって形成されている。 25 磁性部材61,62は、例えばフェライトによって形成されている。磁性部材6 3は、例えばアモルファス磁性材料によって形成されていてもよいし、圧粉磁芯 でもよい。

巻線W14は、直線状部分61aのうち、中間位置よりも直線状部分61bに

15

20

25

近い部分に巻回されている。巻線W15は、直線状部分61aのうち、中間位置よりも直線状部分61dに近い部分に巻回されている。第4の例における磁芯14は、巻線W14,W15を結合させるための磁束を通過させる磁路64aと、巻線W14によって発生される漏れ磁束を通過させる磁路64bと、巻線W15によって発生される漏れ磁束を通過させる磁路64cとを形成する。磁路64aは、磁性部材61によって形成される。磁路64bは、脚部62a、連結部62cの一部、直線状部分61aの一部および磁性部材63によって形成される。磁路64cは、脚部62b、連結部62cの他の一部、直線状部分61aの他の一部および磁性部材63によって形成される。磁性部材61は、本発明における第1の磁路形成部に対応する。磁性部材61の直線状部分61a、磁性部材62および磁性部材63は、本発明における第2の磁路形成部に対応する。

第4の例のコモンモードチョークコイルの作用は、第1の例のコモンモードチョークコイルと同様である。

次に、第11図および第12図を参照して、コモンモードチョークコイルの第5の例について説明する。第11図は、コモンモードチョークコイルの第5の例を示す側面図である。第12図は、第11図に示したコモンモードチョークコイルの一部を示す正面図である。この第5の例では、磁芯14は、それぞれ磁性材料よりなる2つの円環状の磁性部材71,72と、これらを接合する磁性部材73a,73bとを有している。磁性部材71,72は、これらの中心軸が一致するように配置され、磁性部材73a,73bは、磁性部材71,72の中心軸を中心として対称な位置に配置されている。磁性部材71,72は例えば高透磁率磁性材料によって形成され、磁性部材73a,73bは例えば高飽和磁束密度磁性材料によって形成されている。磁性部材71,72は、例えばフェライトによって形成されている。磁性部材73a,73bは、例えばアモルファス磁性材料によって形成されていてもよいし、圧粉磁芯でもよい。

巻線W14, W15は、磁性部材71に巻回されている。巻線W14, W15 は、磁性部材71のうち、磁性部材73a, 73bが配置されている2つの位置 の間であって、且つ磁性部材71の中心軸を中心として対称な2つの位置に配置

10

されている。第12図は、磁性部材71,73a,73bおよび巻線W14,W 15を示している。

第5の例における磁芯14は、巻線W14,W15を結合させるための磁束を通過させる磁路74aと、巻線W14によって発生される漏れ磁束を通過させる磁路74bと、巻線W15によって発生される漏れ磁束を通過させる磁路(図示せず)とを形成する。磁路74aは、磁性部材71によって形成される。磁路74bは、磁性部材71のうちの第12図における左半分の部分、磁性部材73a,73bおよび磁性部材72によって形成される。巻線W15によって発生される漏れ磁束を通過させる磁路は、磁性部材71のうちの第12図における右半分の部分、磁性部材73a,73bおよび磁性部材72によって形成される。磁性部材72,73a,73bは、本発明における第2の磁路形成部に対応する。磁性部材71は、本発明における第1の磁路形成部と第2の磁路形成部を兼ねている。第5の例のコモンモードチョークコイルの作用は、第1の例のコモンモードチョークコイルと同様である。

次に、第13図および第14図を参照して、コモンモードチョークコイルの第6の例について説明する。第13図は、コモンモードチョークコイルの第6の例を示す正面図である。第14図は、第13図に示したコモンモードチョークコイルの側面図である。この第6の例では、磁芯14は、磁性材料よりなる1つの円環状の磁性部材81と、磁性材料よりなる平板状の磁性部材82とを有している。磁性部材82の両端の近傍部分は、磁性部材81の中心軸を中心として対称な位置で、磁性部材81に接合されている。磁性部材81は例えば高透磁率磁性材料によって形成され、磁性部材82は例えば高飽和磁束密度磁性材料によって形成されている。磁性部材81は、例えばフェライトによって形成されている。磁性部材82は、例えばアモルファス磁性材料によって形成されていてもよいし、圧物磁芯でもよい。

巻線W14, W15は、磁性部材81に巻回されている。巻線W14, W15は、磁性部材81のうち、磁性部材82が接合された2つの位置の間であって、 且つ磁性部材81の中心軸を中心として対称な2つの位置に配置されている。

第6の例における磁芯14は、巻線W14、W15を結合させるための磁束を

通過させる磁路 8 4 a と、巻線W 1 4 によって発生される漏れ磁束を通過させる 磁路(図示せず)と、巻線W 1 5 によって発生される漏れ磁束を通過させる磁路 8 4 c とを形成する。磁路 8 4 a は、磁性部材 8 1 によって形成される。巻線W 1 4 によって発生される漏れ磁束を通過させる磁路は、磁性部材 8 1 のうちの第 1 3 図における左半分の部分および磁性部材 8 2 によって形成される。磁路 8 4 c は、磁性部材 8 1 のうちの第 1 3 図における右半分の部分および磁性部材 8 2 によって形成される。磁性部材 8 2 は、本発明における第 2 の磁路形成部に対応 する。磁性部材 8 1 は、本発明における第 2 の磁路形成部を 兼ねている。

10 第6の例のコモンモードチョークコイルの作用は、第1の例のコモンモードチョークコイルと同様である。

次に、本実施の形態に係るノイズ抑制回路の伝送特性の一例について説明する。ここでは、第1図に示したノイズ抑制回路と、第6図を参照して説明した第1ないし第3の変形例のノイズ抑制回路のそれぞれについて、シミュレーションによって伝送特性を求めた。なお、伝送特性としては、ゲインの周波数特性を求めた。このシミュレーションでは、以下の数値を使用した。第1図および第6図における巻線W11,W12,W13および巻線W14,W15の右合係数を0.955とし、インダクタL101,L102のインダクタンスを共に90μHとした。また、キャパシタ12,13のキャパシタンスは共に2200pFとし、キャパシタ15のキャパシタンスは1000pFとした。また、キャパシタ16,17のキャパシタンスは共に0.47μFとした。また、巻線W11,W12の結合係数を0.995とした。この場合、巻線W11,W12によって発生される漏れインダクタンスは共に10μHである。

25 上述のシミュレーションによって求めた伝送特性を第15図に示す。第15図において、符号91で示した線は、第1図に示したノイズ抑制回路のコモンモード信号に対する伝送特性および第6図に示した第1の変形例のノイズ抑制回路のコモンモード信号に対する伝送特性を表している。符号91で示した線で表される2つの伝送特性は完全に一致している。第15図から、第1図に示したノイズ

10

15

20

25

抑制回路と第6図に示したノイズ抑制回路は、広い周波数範囲において良好なコモンモードノイズ抑制効果を有することが分かる。

また、第15図において、符号92で示した線は、第1図に示したノイズ抑制 回路のノーマルモード信号に対する伝送特性を表し、符号93で示した線は、第 6図に示したノイズ抑制回路のノーマルモード信号に対する伝送特性を表してい る。符号92,93で示した各線で表される2つの伝送特性は近似している。第 15図から、第1図に示したノイズ抑制回路と第6図に示したノイズ抑制回路は、 広い周波数範囲において良好なノーマルモードノイズ抑制効果を有することが分 かる。

また、第15図において、符号94で示した線は、第2の変形例のノーマルモード信号に対する伝送特性を表し、符号95で示した線は、第3の変形例のノーマルモード信号に対する伝送特性を表している。符号94、95で示した各線で表される2つの伝送特性は近似している。また、符号96で示した線は、第6図に示したノイズ抑制回路からキャパシタ16,17を取り除いた回路のノーマルモード信号に対する伝送特性を示している。符号94~96で示した各線で表される3つの伝送特性を比較すると、第2または第3の変形例のノイズ抑制回路は、第6図に示したノイズ抑制回路からキャパシタ16,17を取り除いた回路に比べて、広い周波数範囲において、ノーマルモードノイズ抑制効果が大きいことが分かる。また、符号92,93で示した各線で表される2つの伝送特性と、符号94,95で示した各線で表される2つの伝送特性とを比較すると、本実施の形態に係るノイズ抑制回路では、キャパシタ16,17の一方を備えている場合に比べて、キャパシタ16,17の両方を備えている方が、ノーマルモードノイズ抑制効果が大きいことが分かる。

ところで、各国では、電子機器から交流電源線を介して外部へ放出されるノイズ、すなわち雑音端子電圧に関して、種々の規制を設けている場合が多い。各国における雑音端子電圧に関する規制の対象は、150kHz~30MHzの周波数範囲である場合が多い。ノーマルモードノイズは、特に1MHz以下の低い周波数範囲で問題になっている。第15図から分かるように、第1図に示したノイズ抑制回路と第6図に示したノイズ抑制回路によれば、150kHz~1MHz

10

15

20

の周波数範囲において、ノーマルモード信号のゲインを-45dB以下とすることができ、これにより、種々の規制に適合させることができる。

なお、上記実施の形態に係るノイズ抑制回路は、電力変換回路が発生するリップル電圧やノイズを低減する手段や、電力線通信において電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する手段として利用することができる。

なお、本実施の形態では、第4の巻線W14と第5の巻線W15の組が、漏れ インダクタンスが発生するように結合され、この漏れインダクタンスとキャパシ タとを用いてノーマルモードノイズ抑制手段を構成している。しかし、第1の巻 線W11と第2の巻線W12の組が、漏れインダクタンスが発生するように結合 され、この漏れインダクタンスとキャパシタとを用いてノーマルモードノイズ抑 制手段が構成されていてもよい。また、第1の巻線W11と第2の巻線W12の 組と、第4の巻線W14と第5の巻線W15の組の両方が、漏れインダクタンス が発生するように結合され、この漏れインダクタンスとキャパシタとを用いてノ ーマルモードノイズ抑制手段が構成されていてもよい。いずれの場合にも同様の 効果を得ることができる。また、いずれの場合においても、漏れインダクタンス を発生する2つの巻線が巻回される磁芯の形状は、例えば第7図ないし第14図 に示したものとすることができる。なお、第7図ないし第14図に示した磁芯を 用いて、第1の巻線W11と第2の巻線W12とを漏れインダクタンスが発生す るように結合させる場合には、第3の巻線W13は、巻線W11,W12を結合 させるための磁束を通過させる磁路を形成する第1の磁路形成部に巻回すること ができる。

[第2の実施の形態]

第16図は、本発明の第2の実施の形態に係るノイズ抑制回路の構成を示す回 25 路図である。本実施の形態に係るノイズ抑制回路は、波高値低減部を含まないも のである。具体的には、本実施の形態に係るノイズ抑制回路は、第6図に示した ノイズ抑制回路において、第4の巻線W14、第5の巻線W15および磁芯14 が除かれ、第1の巻線W11と第2の巻線W12が漏れインダクタンスが発生す るように結合された構成になっている。なお、巻線W11,W12が巻回される

10

15

20

25

磁芯の形状は、例えば第7図ないし第14図に示したものとすることができる。 この場合、第3の巻線W13は、巻線W11,W12を結合させるための磁束を 通過させる磁路を形成する第1の磁路形成部に巻回することができる。

巻線W11,W12は、導電線3,4のそれぞれにおいて漏れインダクタンスを発生させる。第16図には、これらの漏れインダクタンスと等しいインダクタンスを有する仮想のインダクタL201,L202を含めている。インダクタL201は、第1の位置P11aと端子2aとの間の位置において導電線3に挿入されている。インダクタL202は、第1の位置P11aに対応する位置P11bと端子2bとの間の位置において導電線4に挿入されている。キャパシタ17は、一端がインダクタL201と端子2aとの間の位置において導電線3に接続され、他端がインダクタL202と端子2bとの間の位置において導電線4に接続されている。

本実施の形態に係るノイズ抑制回路では、導電線3,4を経由して伝搬するコモンモードノイズの波高値と、導電線3,4とは異なる経路を経由して導電線3,4に注入される注入信号の波高値との差を低減することはできないが、それ以外は、第1の実施の形態と同様の原理により、コモンモードノイズを低減することができる。

また、本実施の形態に係るノイズ抑制回路では、キャパシタ16,17は、巻線W11,W12によって発生される漏れインダクタンス(インダクタL201,L202)と協働して、導電線3,4上を通過するノーマルモードノイズを低減する。

ここで、一例として、本実施の形態に係るノイズ抑制回路において、巻線W11, W12の結合係数を0.95とし、インダクタL201, L202のインダクタンスを共に100 μ Hとし、他の素子のインダクタンスまたはキャパシタンスの値を第1の実施の形態におけるシミュレーションで使用した値とした場合を考える。この場合には、ノイズ抑制回路のノーマルモード信号に対する伝送特性は、第15図において符号92で示したものとなる。

なお、本実施の形態において、第1の実施の形態と同様に、キャパシタ16, 17の一方を除いてもよい。本実施の形態におけるその他の構成、作用および効

10

15

20

果は、第1の実施の形態と同様である。

なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、漏れインダクタンスを発生する2つの巻線が巻回される磁芯の形状は、第7図ないし第14図に示したものに限らない。第7図ないし第14図に示した例では、いずれも、漏れ磁束を通過させる磁路が閉磁路になっているが、漏れ磁束を通過させる磁路は開磁路になっていてもよい。また、磁芯は、2つの巻線を結合させるための磁束を通過させる磁路を形成する第1の磁路形成部と、2つの巻線のそれぞれによって発生される漏れ磁束を通過させる磁路を形成する第2の磁路形成部とを有することが好ましい。しかし、磁芯は、第2の磁路形成部を有さず、漏れ磁束が空間を通過するような形状であってもよい。

また、本発明に係るノイズ抑制回路では、2つの検出・注入部と波高値低減部のすべてが、結合された2つの巻線を有していてもよい。この場合には、2つの検出・注入部と波高値低減部のうちの少なくとも1つにおける2つの巻線が漏れインダクタンスが発生するように結合され、この漏れインダクタンスとキャパシタとを用いてノーマルモードノイズ抑制手段が構成されていればよい。

また、本発明に係るノイズ抑制回路が波高値低減部を有さない場合には、2つの検出・注入部の両方が、結合された2つの巻線を有していてもよい。この場合には、2つの検出・注入部のうちの少なくとも一方における2つの巻線が漏れインダクタンスが発生するように結合され、この漏れインダクタンスとキャパシタとを用いてノーマルモードノイズ抑制手段が構成されていればよい。

以上説明したように、本発明のノイズ抑制回路によれば、広い周波数範囲でコモンモードノイズおよびノーマルモードノイズを抑制でき、且つノイズ抑制回路の小型化が可能になる。

以上の説明に基づき、本発明の種々の態様や変形例を実施可能であることは明 25 らかである。従って、以下の請求の範囲の均等の範囲において、上記の最良の形 態以外の形態でも本発明を実施することが可能である。

10

20

25

請求の範囲

1. 第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制するコモンモードノイズ抑制手段と、第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制するノーマルモードノイズ抑制手段とを備えたノイズ抑制回路であって、

前記コモンモードノイズ抑制手段は、互いに異なる位置において前記第1および第2の導電線に接続され、且つ前記第1および第2の導電線とは異なる経路によって互いに接続され、それぞれコモンモードノイズに対応する信号の検出またはコモンモードノイズを抑制するための注入信号の注入を行う第1および第2の検出・注入部とを備え、

前記第1の検出・注入部がコモンモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される前記注入信号を前記第2の検出・注入部が前記第1および第2の導電線に注入し、

15 前記第2の検出・注入部がコモンモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される前記注入信号を前記第1の検出・注入部が前記第1および第2の導電線に注入し、

前記第1の検出・注入部と第2の検出・注入部の少なくとも一方は、第1の導電線と第2の導電線に挿入され、漏れインダクタンスが発生するように結合された2つの巻線を有し、

前記ノーマルモードノイズ抑制手段は、一端が前記第1の導電線に接続され、 他端が前記第2の導電線に接続され、前記2つの巻線によって発生される漏れインダクタンスと協働してノーマルモードノイズを低減する1以上のノーマルモード用キャパシタを有することを特徴とするノイズ抑制回路。

2. 前記第1の検出・注入部は、所定の第1の位置において第1の導電線に挿入された第1の巻線と、前記第1の位置に対応する位置において第2の導電線に挿入されると共に、第1の巻線と協働してコモンモードノイズを抑制する第2の巻線と、前記第1の巻線および第2の巻線に結合された第3の巻線とを有し、

前記第2の検出・注入部は、一端が前記第1の位置とは異なる第2の位置にお

いて前記第1の導電線に接続され、他端が前記第3の巻線の一端に接続された第1のコモンモード用キャパシタと、一端が前記第2の位置に対応する位置において前記第2の導電線に接続され、他端が前記第3の巻線の一端に接続された第2のコモンモード用キャパシタとを有し、

- 5 前記第1の巻線と第2の巻線は、漏れインダクタンスが発生するように結合されていることを特徴とする請求の範囲第1項記載のノイズ抑制回路。
 - 3. 前記コモンモードノイズ抑制手段は、更に、一端が前記第3の巻線の一端に接続され、他端が接地された第3のコモンモード用キャパシタを有することを特徴とする請求の範囲第2項記載のノイズ抑制回路。
- 4. 前記ノーマルモードノイズ抑制手段は、前記ノーマルモード用キャパシタとして、漏れインダクタンスが発生するように結合された前記2つの巻線を挟む位置に配置された2つのキャパシタを有することを特徴とする請求の範囲第1項記載のノイズ抑制回路。
- 5. 更に、漏れインダクタンスが発生するように結合された前記2つの巻線が 巻回される磁芯を備え、前記磁芯は、前記2つの巻線を結合させるための磁束を 通過させる磁路を形成する第1の磁路形成部と、前記2つの巻線のそれぞれによって発生される漏れ磁束を通過させる磁路を形成する第2の磁路形成部とを有す ることを特徴とする請求の範囲第1項記載のノイズ抑制回路。
- 6. 前記第2の磁路形成部は、高透磁率磁性材料によって形成された部分と高 20 飽和磁束密度磁性材料によって形成された部分とを含み、且つ閉磁路を形成する ことを特徴とする請求の範囲第5項記載のノイズ抑制回路。
 - 7. 第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制するコモンモードノイズ抑制手段と、第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制するノーマルモードノイズ抑制手段とを備えたノイズ抑制回路であって、

前記コモンモードノイズ抑制手段は、互いに異なる位置において前記第1および第2の導電線に接続され、且つ前記第1および第2の導電線とは異なる経路によって互いに接続され、それぞれコモンモードノイズに対応する信号の検出またはコモンモードノイズを抑制するための注入信号の注入を行う第1および第2の

5

15

20

25

検出・注入部と、前記第1および第2の導電線において前記第1の検出・注入部と第2の検出・注入部との間に設けられ、前記コモンモードノイズの波高値を低減する波高値低減部とを備え、

前記第1の検出・注入部がコモンモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される前記注入信号を前記第2の検出・注入部が前記第1および第2の導電線に注入し、

前記第2の検出・注入部がコモンモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される前記注入信号を前記第1の検出・注入部が前記第1および第2の導電線に注入し、

10 前記第1の検出・注入部、第2の検出・注入部および波高値低減部のうちの少なくとも1つは、第1の導電線と第2の導電線に挿入され、漏れインダクタンスが発生するように結合された2つの巻線を有し、

前記ノーマルモードノイズ抑制手段は、一端が前記第1の導電線に接続され、 他端が前記第2の導電線に接続され、前記2つの巻線によって発生される漏れインダクタンスと協働してノーマルモードノイズを低減する1以上のノーマルモード用キャパシタを有することを特徴とするノイズ抑制回路。

8. 前記第1の検出・注入部は、所定の第1の位置において第1の導電線に挿入された第1の巻線と、前記第1の位置に対応する位置において第2の導電線に挿入されると共に、第1の巻線と協働してコモンモードノイズを抑制する第2の巻線と、前記第1の巻線および第2の巻線に結合された第3の巻線とを有し、

前記第2の検出・注入部は、一端が前記第1の位置とは異なる第2の位置において前記第1の導電線に接続され、他端が前記第3の巻線の一端に接続された第1のコモンモード用キャパシタと、一端が前記第2の位置に対応する位置において前記第2の導電線に接続され、他端が前記第3の巻線の一端に接続された第2のコモンモード用キャパシタとを有し、


前記波高値低減部は、前記第1の位置と第2の位置との間の第3の位置において前記第1の導電線に挿入された第4の巻線と、前記第3の位置に対応する位置において前記第2の導電線に挿入されると共に、前記第4の巻線に結合され、第4の巻線と協働して、前記第1の位置と第2の位置の間において前記コモンモー

15


ドノイズの波高値を低減する第5の巻線とを有し、

前記第1の巻線と第2の巻線の組、または前記第4の巻線と第5の巻線の組の 少なくとも一方が、漏れインダクタンスが発生するように結合されていることを 特徴とする請求の範囲第7項記載のノイズ抑制回路。


- 9. 前記コモンモードノイズ抑制手段は、更に、一端が前記第3の巻線の一端に接続され、他端が接地された第3のコモンモード用キャパシタを有することを特徴とする請求の範囲第8項記載のノイズ抑制回路。
- 10. 前記ノーマルモードノイズ抑制手段は、前記ノーマルモード用キャパシタとして、漏れインダクタンスが発生するように結合された前記2つの巻線を挟む 10 位置に配置された2つのキャパシタを有することを特徴とする請求の範囲第7項 記載のノイズ抑制回路。
 - 11. 更に、漏れインダクタンスが発生するように結合された前記2つの巻線が巻回される磁芯を備え、前記磁芯は、前記2つの巻線を結合させるための磁束を通過させる磁路を形成する第1の磁路形成部と、前記2つの巻線のそれぞれによって発生される漏れ磁束を通過させる磁路を形成する第2の磁路形成部とを有することを特徴とする請求の範囲第7項記載のノイズ抑制回路。
 - 12. 前記第2の磁路形成部は、高透磁率磁性材料によって形成された部分と高飽和磁東密度磁性材料によって形成された部分とを含み、且つ閉磁路を形成することを特徴とする請求の範囲第11項記載のノイズ抑制回路。




第1図




第2図




第3図




第4図




第5図




第6図




第7図




第8図




第9図




第10図




第11図




第12図



第13図




第14図



第15図

WO 2004/079902 PCT/JP2004/002545



第16図

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/002545

r						
	ATION OF SUBJECT MATTER H03H7/09					
According to Inte	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEA	B. FIELDS SEARCHED					
Minimum docum	nentation searched (classification system followed by class	ssification symbols)				
Int.Cl	H03H7/09, H01F17/04, H01F17/0	o o				
	•					
Documentat's	earched other than minimum documentation to the out-	it that such documents are included in the	fields searched			
_ · · · · · · · · · · · · · · · · · · ·	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004					
Kokai Ji	itsuyo Shinan Koho 1971—2004 Jit	•				
	ase consulted during the international search (name of de	ata base and, where practicable, search te	rms used)			
WPI/L	÷					
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.			
Y	JP 2002-204189 A (TDK Corp.)	·	1-12			
	19 July, 2002 (19.07.02),	-				
	Full text; all drawings	2002/63474 h1				
	& WO 2002/37674 A1 & US & KR 2002065618 A & EP	2002/63474 AI 1271773 AI				
	& CN 1394387 A					
Y	JP 2000-244272 A (Toshiba Co	rp.).	1-2			
1 .	08 September, 2000 (08.09.00)	,				
	Fig. 2; Par. Nos. [0029] to [0031]				
	(Family: none)					
Y	JP 2-241233 A (Thermo King Co	orp.),	1-2			
	25 September, 1990 (25.09.90)	,				
	Full text; all drawings & US 4903006 A & DE	4003653 A	1			
	& FR 2643199 A & DK	9000401 A				
× Further do	ocuments are listed in the continuation of Box C.	See patent family annex.				
"A" document d	egories of cited documents: defining the general state of the art which is not considered	"T" later document published after the int date and not in conflict with the applic	cation but cited to understand			
to be of part	ticular relevance ication or patent but published on or after the international	the principle or theory underlying the in "X" document of particular relevance; the				
filing date		considered novel or cannot be consisted when the document is taken alone	idered to involve an inventive			
cited to est	which may throw doubts on priority claim(s) or which is tablish the publication date of another citation or other	"Y" document of particular relevance; the	claimed invention cannot be			
•	on (as specified) eferring to an oral disclosure, use, exhibition or other means	considered to involve an inventive combined with one or more other such	step when the document is hocuments, such combination			
"P" document p	date claimed	being obvious to a person skilled in the "&" document member of the same patent	ie art			
Lie priority			·			
_	al completion of the international search	Date of mailing of the international sea				
27 May	, 2004 (27.05.04)	15 June, 2004 (15.				
Name and maili	ng address of the ISA/	Authorized officer				
	se Patent Office					
_Facsimile No.	Facsimile No. Telephone No.					
Form PCT/ISA/210 (second sheet) (January 2004)						

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/002545

	T
	Relevant to claim No.
JP 7-22886 A (Yoshihide KANEHARA), 24 January, 1995 (24.01.95), Fig. 14; Par. Nos. [0002] to [0003] (Family: none)	1,4,7,10
JP 2000-201044 A (Mitsubishi Electric Corp.), 18 July, 2000 (18.07.00), Fig. 1; Par. No. [0028] (Family: none)	3,9
JP 4-254308 A (Tokin Corp.), 09 September, 1992 (09.09.92), Full text; all drawings (Family: none)	5,6,11,12
JP 10-163046 A (Matsushita Electric Industrial Co., Ltd.), 19 June, 1998 (19.06.98), Fig. 16; page 2, column 2, lines 1 to 38 (Family: none)	6,12
JP 9-102723 A (Shigehiro IMOTO), 15 April, 1997 (15.04.97), Full text; all drawings (Family: none)	1-12
JP 2004-80436 A (TDK Corp.), 11 March, 2004 (11.03.04), Full text; all drawings & WO 2002/37674 A1	1-12
JP 2002-290289 A (TDK Corp.), 04 October, 2002 (04.10.02), Full text; all drawings (Family: none)	1-12
	·
	24 January, 1995 (24.01.95), Fig. 14; Par. Nos. [0002] to [0003] (Family: none) JP 2000-201044 A (Mitsubishi Electric Corp.), 18 July, 2000 (18.07.00), Fig. 1; Par. No. [0028] (Family: none) JP 4-254308 A (Tokin Corp.), 09 September, 1992 (09.09.92), Full text; all drawings (Family: none) JP 10-163046 A (Matsushita Electric Industrial Co., Ltd.), 19 June, 1998 (19.06.98), Fig. 16; page 2, column 2, lines 1 to 38 (Family: none) JP 9-102723 A (Shigehiro IMOTO), 15 April, 1997 (15.04.97), Full text; all drawings (Family: none) JP 2004-80436 A (TDK Corp.), 11 March, 2004 (11.03.04), Full text; all drawings & WO 2002/37674 A1 JP 2002-290289 A (TDK Corp.), 04 October, 2002 (04.10.02), Full text; all drawings

国際出願番号 PCT/JP2004/002545

発明の属する分野の分類(国際特許分類(IPC)) Α. Int. Cl 7 H03H7/09. 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' H03H7/09 H01F17/04 H01F17/06 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) WP I/L 関連すると認められる文献 引用文献の 関連する 請求の範囲の番号 カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 JP 2002-204189 A (ティーディーケイ株式会社) 1 - 12Y 2002.07.19 全文全図 & WO 2002/37674 A1 & US 2002/6 3474 A1 & KR 2002065618 A & EP 1271773 A1 & CN 1394387 A 区欄の続きにも文献が列挙されている。 の日の後に公表された文献・・ * 引用文献のカテゴリー 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 もの 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) よって進歩性がないと考えられるもの 「〇」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査報告の発送日 国際調査を完了した日 15, 6, 2004 27.05.2004 特許庁審査官(権限のある職員) 5W 4241 国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 小林 正明 郵便番号100-8915 電話番号 03-3581-1101 内線 3574 東京都千代田区霞が関三丁目4番3号

国際調査報告

C(続き).			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 調求の範囲の番号	
Y	JP 2000-244272 A (株式会社東芝) 2000.09.08 第2図,第【0029】欄~第【0031】欄(ファミリーなし)	1-2	
Y	JP 2-241233 A (サーモン・キング・コーポレーション) 1990.09.25 全文全図	1-2	
	& US 4903006 A & DE 4003653 A & FR 2643199 A & DK 9000401 A		
Y	JP 7-22886 A (金原好秀) 1995.01.24 第14図,第【0002】欄~第【0003】欄 (ファミリーなし)	1, 4, 7 10	
Y	JP 2000-201044 A (三菱電機株式会社) 2000.07.18 第1図,第【0028】欄 (ファミリーなし)	3, 9	
Y	JP 4-254308 A (株式会社トーキン) 1992.09.09 全文全図 (ファミリーなし)	5, 6, 11, 12	
Y	JP 10-163046 A(松下電器産業株式会社) 1998.06.19 第16図,第2頁第2欄第1行~第38行(ファミリーなし)	6, 12	
A	JP 9-102723 A (井本成熟) 1997.04.15 全文全図 (ファミリーなし)	1-12	
EA	JP 2004-80436 A (TDK株式会社) 2004.03.11 全文全図 & WO 2002/37674 A1	1-12	
A	JP 2002-290289 A (ティーディーケイ株式会社) 2002.10.04 全文全図 (ファミリーなし)	1-12	